Convertoare analog numerice

CONVERTOARE ANALOG NUMERICE

In cadrul acestei lucrari se vor studia doua tipuri de convertoare analog numerice: CAN cu conversie intermediara amplitudine-timp si CAN cu registru cu aproximatii succesive.

1. CAN cu conversie intermediara amplitudine- timp

Schema bloc a unui CAN cu conversie intermediara amplitudine-timp pentru U_in0 este data in figura 1.

Amplificatorul operational functioneaza in montaj de integrator si, avand aplicat la intrare –E_ref va genera la iesire tensiune liniar variabila crescatoare.

Initial CBB este in starea Q=0, poarta SI este blocata, numaratorul resetat si comutatorul K inchis. (Integratorul are V₀=0).

Cand se da comanda START, CBB basculeaza in Q=1, valideaza poarta SI si, in acelasi timp deschide comutatorul K. Este declansata tensiunea liniar variabila si numaratorul numara impulsurile de la generatorul de tact. In momentul in care tensiunea liniar variabila atinge valoarea tensiunii de intrare U_in comparatorul da un impuls care basculeaza CBB, blocandu-se astfel poarta SI . Numarul inregistrat in acest moment in numarator reprezinta o masura pentru tensiunea U_in (factorul de scala depinde de frecventa tactului si de panta tensiunii liniar variabile). Dupa bascularea CBB, continutul numaratorului este incarcat in memorie dupa care numaratorul este resetat. In acelasi timp se in chide comutatorul K realizandu-se aducerea tensiunii V₀ la 0. circuitul este pregatit pentru o noua conversie care se realizeaza la aparitia unei noi comenzi START. Evident, pe durata conversiei U_in trebuie mentinuta constanta.

Numarul maxim de impulsuri de tact dupa care se furnizeaza codul numeric la iesirea numaratorului este 2^k unde k este numarul cifrelor codului binar.

Erorile unui astfel de CAN depind atat de liniaritatea tensiunii liniar variabile cat si de stabilitatea generatorului de tact.

Timpul maxim (pentru tensiunea U_in maxima) in care se face conversia este: T_max=2^k f_T, unde f_T este frecventa tactului.

2. CAN cu aproximatii succesive

2.1 Principiul de functionare a unui CAN cu aproximatii succesive

Principiul de functionare presupune stabilirea codului de iesire, bit cu bit, incepand cu bitul de semnificatie maxima, astfel: intreg domeniul de valori pentru U_in este impartit in doua jumatati si se compara U_in cu tensiunea ce separa cele doua intervale, stabilindu-se astfel primul bit, care este 1 daca U_in apartine intervalului superior si 0 daca U_in apartine intervalului inferior. In continuare, intervalul caruia ii apartine U_in este impartit in doua jumatati si se stabileste analog valoarea urmatorului bit. Procesul continua prin injumatatiri succesive (principiul dihotomiei) stabilindu-se valorile celor k biti ai codului generat, fiind necesare k comparari.

Observatie: prin cele k injumatatiri se realizeaza de fapt o divizare a domeniului de masura in 2 intervale. Prin cele k comparari se stabileste intervalul in care se situeaza U_in.

2.2 CAN cu aproximatii succesive cu reg. cu aproximmatii succesive (RAS).

CAN cu RAS este un convertor cu reactie avand schema de principiu prezentata in figura 4. Este format din comparator, RAS (compus din registru de deplasare si registru de calcul) si un convertor NA. Registrul de deplasare din RAS are rolul de a stabili timpii conversiei, iar registrul de calcul contine codul binar care aproximeaza valoarea tensiunii de intrare. Conversia AN are loc in k+1 timpi (k fiind numarul de biti ai codului numeric) astfel: la fiecare timp se modifica numai doi biti alaturati – se stabileste (functie de semnul comparatiei) valoarea bitului de rang superior si se inscrie 1 in bitul urmator; restul bitilor raman nemodificati - cei de rang mai mare asa cum au fost stabiliti, cei de rang mai mic avand valoarea 0.

Exemplu: fie cazul unui convertor cu k=5 biti si rezolutie de 1V. Presupunem tensiunea de intrare U_in=11,3V. Conversia se va efectua in k+1=6 timpi conform tabelului.

TIMP	OPERATIA CE SE EFECTUEAZA	CODUL NUMERIC INSCRIS IN REGISTRUL DE CALCUL
	se inscrie 1 in bitul 1 (MSB) VOCNA=16 V Vcomp=0 (Uin < VOCNA
	se decide ca bitul 1 este 0 (pe baza comparatiei anterioare) se inscrie 1 in bitul 2 VOCNA=8 V Vcomp=1 (Uin>VOCNA Document online: Evolutia pietei imobiliare in ultimii ani Document online: Descriere folii de polietilena
	se decide ca bitul 2 este 1 (pe baza comparatei anterioare) se inscrie 1 in bitul 3 VOCNA=12 V Vcomp=0 (Uin<VOCNA
	se decide ca bitul 3 este 0 (pe baza comparatiei anterioare) se inscrie 1 in bitul 4 VOCNA=10 V Vcomp=1 (Uin >VOCNA)
	se decide ca bitul 4 este 1 (in baza comparatiei anterioare) se inscrie 1 in bitul 5 VOCNA=11 V Vcomp=0 (Uin <VOCNA)
	se decide ca bitul 5 este 1

3. Dispozitivul de laborator

3.1 CAN cu conversie intermediara amplitudine-timp

Schema electrica a convertorului folosit este prezentata in figura 4, unde liniile punctate separa blocurile functionale.

Blocul GENERATOR DE TACT

Acest bloc este compus din doua circuite E 555, in montaj de astabile. Semnalul TACT1 are.., iar semnalul TACT2 are. .

Blocul COMUTATOR

Comutatorul este realizat cu un TECJ BFW 11 (T1), comandat cu nivele TTL, printr-un tranzistor pnp BC252 (T2), de la intrarea notata C in figura 4. Cand C este la nivel coborat (0 logic) V_ebT2 este pozitiva, tranzistorul T₂ este saturat, potentialul sau pe colector fiind de aproximativ 4V. Dioda din colectorul T₂ este blocata deci grila lui T₁ urmareste sursa prin rezistenta de 180    U_gs 0 si T₁ este deschis (comutator inchis). Cand C este la nivel ridicat (1 logic) V_ebT2 este mai mica decat tensiunea de deschidere, deci T₂ este blocat (dioda din colector si divizorul format cu rezistoarele 270 si 100 ii asigura o blocare ferma). Potentialul colectorului lui T₂ este –15 V, dioda din colectorul sau este deschisa deci este mare, T₁fiind blocat (comutator deschis). Prin urmare nivelul logic 0 al semnalului de comanda mentine comutatorul inchis, iar nivelul 1 logic il mentine deschie.

Blocul INTEGRATOR

Acest bloc este realizat cu un AO (BA 741), in montaj de integrator. Rezistenta de 25 are rolul de sursa de curent constant, fiind polarizata la un capat cu un potential V_ref dat de referinta realizata cu DZ 5V1 si la celalalt capat cu un potential nul (fortat de intrarea neinversoare a AO conectata la

masa). Considerand curentii de intrare in AO neglijabili, tensiunea pe condensator (si cea de iesire) va creste liniar in timp.

Blocul COMPARATOR

Drept comparator este folosit ¼ BM 2901. Pe intrarea sa inversoare se aplica tensiunea liniar variabila U_LV de la bolcul INTEGRATOR, iar pe intrarea neinversoare tensiunea de convertit U_in. Cat timp U_LV este mai mica decat U_in iesirea COMP este in 1 logic, iar cand U_LV devine mai mare decat U_in iesirea COMP trece in 0 logic.

Blocul NUMARATOR

Acest bloc este realizat cu doua numaratoare TTL 7490. Fiecare circuit este compus dintr-un numaratir divizor cu 2 si unul divizor cu 5, cu intrarile de tact A respectiv B. Conectand iesirea Q₀ la intrarea de tact B si aplicand tact la intrarea A se obtine un numarator BCD. Cele doua numaratoare astfel obtinute sunt montate in cascada.

Blocul de MEMORIE

Memoria si decodificatorul BCD-7 segmente sunt inglobate in acelasi circuit MMC 4511 (latch- decoder- driver). Sunt folosite doua astfel de circuite, pentru cei doi digiti afisati. Memorarea datelor de la intrare se face pe palierul negativ al intrarii LE (leach enable). Intrarea LE este legata impreuna cu intrarera BI (blanKing input), care mentine iesirile a-g in 0 cand este negativ (pe 0 sogic).

Blocul de AFISAJ

Acest bloc este compus din doua afisoare cu 7 segmente, cu catod comun, comandate de cele doua decodoare prin rezistentele de 180.

Blocul de CONTROL

Acest bloc este realizat cu un bistabil 7472 (JK), din care se folosesc intrarea sincrona CLR (reset) si intrarea de tact CLK, si doua porti SI-NU (2x ¼ 7400).

Functionare

Un ciclu de conversie incepe astfel: TACT₂ trece din 0 in 1 si deschide comutatorul, TACT₂ seteaza bistabilul, a carui iesire Q=1 valideeaza accesul semnalului TACT₁ spre numarator. Condensatorul din reactia integratorului incepe sa se incarce la curent constant, tensiunea U_LV crescand liniar spre valori pozitive, iesirea COMP a comparatorului fiind in 1 logic. Aceasta stare se mentine atat timp cat U_in > U_LV si semnalul COMP este inactiv, numaratorul incrementandu-se cu perioada T₁=1/f1, (etapa de conversie amplitudine-timp). Iesirea numaratorului este urmarita de memorie si afisajul este stins. Cand U_1V depaseste cu putin U_in COMP trece in 0, resetand bistabilul. Iesirea Q trece in 0 blcand accesul semnalului TACT₁ spre numarator, iar iesirea trece in 1, ultimul cod memorat fiind afisat (etapa de memorare-afisare). Starea se mentine si dupa ce TACT₂ trece din 1 in 0, comandand inchiderea comutatorului K, deci descarcarea condensatorului de la integrator, ceea ce determina trecerea semnalului COMP in 1. Urmatorul front pozitiv al semnalului TACT₂ va declansa un nou ciclu de conversie.

3.2 CAN cu aproximatii succesive cu registru de aproximatii succesive

Schema electrica a convertorului folosit este prezentata in figura 5 in care se identifica urmatoarele blocuri functionale:

generatorul de tact (BE555);

circuitul de initializare (R 15, C 6, NAND 1:3, INV 1:3);

registrul de deplasare (numarator Johnson 4017);

registrul de aproximatii succesive (AND1:8 si bistabilele JK B 1:8);

convertor numeric-analogic (DAC 08);

memoria (registrele latch L1 si L2 2x 4035);

afisajul (Rb 1:8, Rc 1:8, Q 1:8, si LED-urile DL 1:8);

circuitul de comparare (1/2 CLB 2711, R9, R7, P8, R11, R12, Q9);

circuitul de intrare (amplificatorul LM 301, R1, C1).

GENERATORUL DE TACT

Acest generator este realizat cu circuitul BE 555 in montaj de astabil cu factor de umplere mai mare de ½, care asigura frecventa tactului f=(Rc+2Rb)C*ln2 =24KHz.

CFIRCUITUL DE INITIALIZARE

NAND2,3, INV1,2,3 formeaza un bistabil RS comandat pe intrarea R de iesirea NAND1 si pe intrarea S de ultimul bit Q9 (MSB) a numaratorului Johnson si care are urmatorul tabel de adevar:

Acest circuit mai contine si poparta AND9, comandata de iesirea bistabilului, de iesirea Q9 a numaratorului si de valoarea impusa de comutatorul MANUAL/AUTOMAT.

REGISTRUL DE DEPLASARE

Acest registru este realizat cu numaratorul Johnson de 10 biti, comandat pe intrarea de tact CLK de semnalul de tact. Numararea este validata cand AND9 este in 0 logic.

REGISTRUL DE APROXIMATII SUCCESIVE

Acest bloc este realizat cu 8 bistabile JK B1:B8, cu tact activ pe frontul pozitiv (deci pe frontul negativ al semnalului de la generatorul de tact inversat prin NAND4) si cu intrari de set si reset asincrone active pe 1 logic. Intrarile J 1:8 sunt conectate la iesirile Q0-Q7 ale registrului de deplasare, iar portile NAND 1:8, conectate la intrarile K1-K8 ale bistabilelor, sunt validate de iesirile Q1-Q8 ale registrului de deplasare. La celelalte intrari ale portilor este conectata iesirea blocului de comparare. Intrarile de setare sunt inactive, fiind legate, cu intrarea de reset a bistabilului B1 la masa, iar intrarile de reset ale bistabilelor

B 2:8sunt comandate de iesirea Q0 a numaratorului.

Iesirile directe ale bistabilelor formeaza iesirea digitala a convertorului si sunt conectate la convertorul numeric-analogic din bucla de reactie si la circuitul de memorare.

CONVERTORUL NUMERIC-ANALOGIC

Acest convertor este un circuit DAC 08, alimentat bipolar. Controlul pragurilor logice CMOS (15V) este asigurat prin referinta realizata cu R3 si dioda Zenner D1. Curentul de referinta I_ref, care intra prin terminalul Vr+ provine de la tensiunea V_ref prin rezistenta R4+R5 (reglabila). Tensiunea de mod comun pe intrari este de 0V, fiind data de rezistenta R6 conectata la masa.

MEMORIA

Circuitul de memorie este format din doua registre latch de cate 4 biti, realizate cu 2 circuite 4035, comandate pe frontul pozitiv al semnalului Q9 de la numarator.

AFISAJUL

Blocul de afisare este realizat cu 8 LED-uri (DL1-DL8), comandate pe catod prin tranzistoarele inversoare Q1-Q8 (emitor comun) de iesirile registrelor din blocul de memorare.

CIRCUITE DE INTRARE

Intrarea se face prin repetorulde tensiune realizat cu AO LM301. Tensiunea de intrare, filtrata prin circuitul RC trece-jos format din R1, C1, se regaseste la iesirea amplificatorului, aplicandu-se pe rezistenta R2. LM301 asigura adptarea de impedanta necesara unei intrari de tensiune.

COMPARATORUL

Intrarea inversoare a comparatorului CLB 2711 este conectata la masa, iar cea neinversoare la nodul format de R9, R7 si P2, R8. R7 si R8 realizeaza un potential de compensare pentru echilibrarea caderii de tensiune pe R9 si R2, determinate de curentul de iesire I₀ al CNA si de tensiunea de intrare U_in, astfel incat tensiunea echivalenta rezultata sa exprime, relativ la punctul de masa, diferenta intre U_in si echivalentul in tensiune al curentului I₀. Rezultatul compararii este inversat prin tranzistorul Q9 si aplicat portilor AND 1:8.

Functionarea

Presupunem comutatorul MANUAL/AUTOMAT in pozitia MANUAL (1 logic la intrarea NAND9, deci nu intervine in functionarea circuitului).

La actiunea butonului de reset sau imediat dupa conectarea tensiunii de alimentrare inntrarea NAND1 este in 0 logic (condensatorul C6 descarcat se incarca cu constanta de timp mare), iesirea sa este in 1 logic, ceea ce forteaza iesirea bistabilului de initializare in 0 logic (indiferent de intrarea de setare). AND9 este in 0 logic si valideaza numararea fronturilor pozitive ale semnalului de tact de catre numaratorul Johnson. La primul front pozitiv iesirea Q0 a acestuia trece in 1 logic si reseteaza bistabilele B2:B8, iesirea RAs fiind x000 0000. La  frontul negativ al semnalului de tact este setat bistabilul B1 (J1=Q0=1, K1=0), celelalte bistabile ramanand in aceeasi stare ( Q0=1 le forteaza intrarea pe reset), iesirea RAS fiind 1000 0000. La al doilea front pozitiv al tactului Q0 trece in 0 si Q1 trece in 1, validand accesul semnalului de la comparator prin AND1 la intrarea K1 si punand intrarea J2 la 1 logic. Frontul negativ al semnalului de tact va stabili valoarea primului bit al rezultatului (MSB) in functie de iesirea comparatorului astfel: daca aceasta iesire este in 1 logic B1 se va reseta (J1=0, K1=1) si daca va fi 0 logic B1 va ramane setat (J1=K1=0). Aceasta secventa se va repeta pentru urmatoaqrele 7 bistabile stabilindu-se astfel codul numeric de iesire. Cand Q9 (de la numarator) va trece in 1 logic Q 0:8 sunt 0 logic, deci J1-J8 sunt 0 logic si AND 1:8 determina K 1:8 in 0 logic, deci starea bistabilelor B 1:8 ramane aceeasi. Frontul crescator de la iesirea Q9 comanda memorarea rezultatului in tatch-urile L1 Si L2 (si afisarea lui). Intrarile AND4 devin 1 pentru ca Q9 seteaza bistabilul de initializare (se presupune ca semnalul de reset a devrnit inactiv), realizand astfel blocarea numaratorului Johnson.

O apasare a butonului de reset va determina inceperea unui nou ciclu de conversie.

Pentru cazul in care comutatorul MANUAL/AUTOMAT este pe pozitia automat (0 logic), poarta AND9 este tot timpul in 0 logic, deci tactul la numarator va fi tot timpul validat si cilii de conversie se vor derula automat.