I.Tema proiectului

Sa se proiecteze un numarator binar sincron de la 0 la 7, utilizand bistabile de tip D si J-K (Master-Slave):

II. Notiuni generale

Cu exceptia numaratoarelor de foarte mici dimensiuni (2; 3, 4) sau a aplicatiilor foarte speciale, majoritatea numaratoarelor sunt construite prin simpla interconectare a unor numaratoare MSI (Medium Scale Integration = Circuite Integrate pe Scara Medie) in configuratii impuse de ciclul dorit.

Bistabilele pot forma o configuratie de numarator. Mumaratoarele sunt utilizate pentru controlul secventelor operatiilor. Iesirile bistabilelor ce formeaza numaratorul sunt interpretate ca stare a numaratorului. Succesiunea de stari poate fi liniara, formata prin numararea unor impulsuri de ceas, repetitiva, ciclica sau complexa. In toate cazurile, numaratorul poate fi utilizat cu o logica combinationala suplimentara pe intrarile fiecarui bistabil. Fiecare stare (n+1) va fi definita de intrarile (n) anterioare aplicarii ceasului (tactului).

Circuitele secventiale sunt, in consecinta, acele circuite pentru care starea iesirilor depinde nu numai de intrari ci si de asa numite stare a circuitului (iesirile, intrarile anterioare ale circuitului in momentul considerat).

Circuitele secventiale, la care starea urmatoare devine stare prezenta numai in anumite momente de timp bine determinate si care sunt marcate de impulsuri de ceas sau impulsuri de tact de un generator de impulsuri, se numesc circuite secventiale sincrone. Ele au o schema de forma celei din figura:

P₁ … P_r - porti logice

D₁ … D_r - elemnte de

memorare

Pentru ca schema sa functioneze corect, durata impulsului de tact trebuie sa fie mult mai mica decat timpul de reactie al schemei     (d<<t_r).

La toate tipurile de bistabili, iesirea este definita prin ecuatii logice si tabele de adevar. Elemente de memorare isi pot modifica iesirea (continutul) in functie de intrari numai ca urmare a tranzitiei ceasului (tactului). Deci, este utilizata o scriere cu indici superiori pentru a indica faptul ca iesirea la momentul “n + 1” este o consecinta a intrarii din momentul anterior “n”.

Pentru bistabilul de tip D (DELAY), cel cu care vom construi acest numarator, ecuatia este foarte simpla si ne spune ca intrarea (D) este ‘stocata’ in bistabil la aparitia impulsului de ceas, fiind generata la iesire pe perioada urmatoare (n+1) a ceasului. Bistabilul de tip D se comporta deci ca un RAM de un bit, deci este eosebit de util pentru stocari de date si alte aplicatii speciale.

Bistabilul de tip J - K (MASTER-SLAVE): Circuitele basculante bistabile de acest tip sunt formate din 2 bistabili, din care primule numit MASTER si memoreaza in momentul aparitiei impulsului de sincronizare, starea de sincronizare a bistabilului. Al doilea, numit SLAVE, memoreaza pe toata durata impulsului de sincronizare, starea prezenta. Dupa disparitia impulsului de sincronizm, trece in starea in care se gaseste bistabilul MASTER care-l comanda.

In acest fel se asigura o functionare corecta a bistabilului independent de viteza de receptie, respectiv durata impulsului de sincronizare. Aceasta proprietate este importanta pentru bistabilele de tip JK si T, adr si pentru cele de tip RS, in cazul in care ele sunt folosite pentru registre de deplasare cu un singur tact. Schemele de principiu pentru un bistabil Master-Slave realizat cu circuite basculante de tip JK:

Ecuatia de stare:

III. Proiectarea circuitului secvential sincron

A. Proiectarea numaratorului cu bistabili de tip D

Pentru a realiza proiectarea acestui numarator, vom parcurge urmatoarele etape:

1) Stabilirea modalitatii de definire a sistemului S ce trebuie proiectat: graf, tabel de tranzitii, forme de unda. In cazul nostru, vom folosi graful.

2) Minimizarea sistemului logic secvential sincron (SLSS) prin reducerea spatiului de stare, (Q), obtinandu-se un sistem cu mai putine stari, ceea ce nu este neceasar pentru problema considerata.

3) In cazul de fata, vom utiliza:

- 3 bistabili de tip D (7474) cdb 474E

- 1 poarta logica SAU cu 3 intrari (4075)

- 4 porti logice SI cu 2 intrari (7406) - CDB400E

4) Construirea tabelului de tranzitii exprimat binari pentru sistemul considerat. In partea stanga ( momentul t ), tabelul se completeaza cu codurile intrarilor si starilor, notate in ordine crescatoare, in binar.

In partea dreapta a tabelului (momentul t + 1), se completeaza cu codurile starilor si iesirilor corespunzatoare vectorilor de stanga conform cu definirea sistemului Se stabilita la etapa a III- a. (c). Deci, vom avea urmatorul tabel de tranzitii exprimat in binar, pentru sistemul nostru:

5) Tabelul de adevar al circuitului logic combinational este identic cu cel al tranzitiilor binare, datorita faptului ca utilizam bistabili de tip D, iar acestia lasa sa treaca la iesire datele de la intrare pe frontul ceasului.

Trebuie realizate 3 functii cu 3 variabile:

6) Minimizarile pentru D_A, D_B, D_C, efectuate prin metoda Veitch - Karnaugh:

- forma generala a diagramei

Deci, conform minimizarilor, vom avea:

Implementarea propriuzisa a numaratorului binar sincron de la 0 la 7, realizat cu bistabile de tip D, este prezentata in figura de mai jos:

B. Realizarea numaratorului cu bistabile de tip J - K (Master-Slave)

Pentru realizare numaratorului binar sincron, etapele de proiectare sunt identice cu etapele parcurse anterior.

Aici vom utiliza:

- 3 bistabili de tip J - K (7473) - CDB 473E

- 1 poarta logica SI cu 2 intrari (7406) - CDB 400E

Tabelul de tranzitii va fi si aceasta identic cu cel din realizarea cu bistabilele de tip D, a numaratorului:

Tabelul de adevar al circuitului logic combinational va fi deferit, avand in vedere faptul ca utilizam la proiectare circuite de tip J - K (MS).

Deci tabelul de adevar al circuitului este:

Conform formei generale, minimizarile pentru cele 6 intrari vor arata astfel:

Deci:

Implementarea propriuzisa a numaratorului binar sincron de la 0 la 7, realizat cu bistabile J - K (Master-Slave) este data in figura urmatoare:

Bibliografie

1. Sanda Maican: Sisteme numerice cu circuite integrate

Editura Tehnica, Bucuresti 1980.

2. Thomas R. Blakeslee: Proiectarea cu circuite logice MSI si  LSI

standard, Ed. Tehnica, Bucuresti 1988.

3. Cursurile ASCL din anul II de studii.